Mask design fabrication and test NMOS transistor

Sahdan, Mohd Zainizan (2004) Mask design fabrication and test NMOS transistor. Masters thesis, Kolej Universiti Teknologi Tun Hussein Onn.

[img]PDF
1111Kb

Abstract

Dalam proses fabrikasi MOSFET, satu set topeng digunakan bagi tujuan menutup atau membuka sesuatu kawasan pada silicon wafer. Set top eng yang digunakan dalam fabrikasi piawai adaIah sangat tinggi kosnya dan tidak praktikaI untuk tujuan pendidikan. Satu set top eng yang ekonomik adalah penyelesaiannya dengan menggunakan filem transparency yang mempunyai panjang saluran daripada 250um bingga maksimum 20um telah dihasilkan. Sebanyak 4 empat top eng telah direkabentuk dalam perisian AutoCAD 2002 drawing tools dan telah dicetak ke atas filem transparency. Kaedah contact printing digunakan untuk memindahkan bentangan topeng ke atas silicon waftr 4 inci menggunakan teknik standard photolithography untuk memastikan keseragamanlapisan. Proses fabrikasi MOSFET dilakukan selepas kesemua parameter dioptimumkan.Selepas MOSFET selesai dihasilkan, probe station dan MOSFET characterization analyzer software digunakan untuk menganalisa ciri-ciri MOSFET. Set topeng yang digunakan daIam projek ini adalah praktikal untuk tujuan pendidikan dan MOSFET yang dihasilkan juga berfungsi seperti yang dikehendaki.

Item Type:Thesis (Masters)
Subjects:T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK7800-8360 Electronics
ID Code:1146
Deposited By:Norfauzan Md Sarwin
Deposited On:19 Apr 2011 15:26
Last Modified:29 Apr 2011 14:43

Repository Staff Only: item control page