Mask design, fabrication and test NMOS transistor

Sahdan, Mohd Zainizan (2004) Mask design, fabrication and test NMOS transistor. Masters thesis, Kolej Universiti Teknologi Tun Hussein Onn.

Preview	Text 24p MOHD ZAINIZAN SAHDAN.pdf Download (951kB) | Preview
	Text (Copyright Declaration) MOHD ZAINIZAN SAHDAN COPYRIGHT DECLARATION.pdf Restricted to Repository staff only Download (307kB)
	Text (Full Text) MOHD ZAINIZAN SAHDAN WATERMARK.pdf Restricted to Registered users only Download (34MB)

Abstract

Dalam proses fabrikasi MOSFET, satu set topeng digunakan bagi tujuan menutup atau membuka sesuatu kawasan pada silicon wafer. Set top eng yang digunakan dalam fabrikasi piawai adaIah sangat tinggi kosnya dan tidak praktikaI untuk tujuan pendidikan. Satu set top eng yang ekonomik adalah penyelesaiannya dengan menggunakan filem transparency yang mempunyai panjang saluran daripada 250um bingga maksimum 20um telah dihasilkan. Sebanyak 4 empat top eng telah direkabentuk dalam perisian AutoCAD 2002 drawing tools dan telah dicetak ke atas filem transparency. Kaedah contact printing digunakan untuk memindahkan bentangan topeng ke atas silicon waftr 4 inci menggunakan teknik standard photolithography untuk memastikan keseragamanlapisan. Proses fabrikasi MOSFET dilakukan selepas kesemua parameter dioptimumkan.Selepas MOSFET selesai dihasilkan, probe station dan MOSFET characterization analyzer software digunakan untuk menganalisa ciri-ciri MOSFET. Set topeng yang digunakan daIam projek ini adalah praktikal untuk tujuan pendidikan dan MOSFET yang dihasilkan juga berfungsi seperti yang dikehendaki.

Item Type:	Thesis (Masters)
Subjects:	T Technology > TK Electrical engineering. Electronics Nuclear engineering T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK7800-8360 Electronics
Depositing User:	Mrs. Sabarina Che Mat
Date Deposited:	12 Sep 2022 01:00
Last Modified:	12 Sep 2022 01:00
URI:	http://eprints.uthm.edu.my/id/eprint/7682

Actions (login required)

View Item