Fabrikasi dan pencirian teknologi 0.13 um nMOS

Ahmad, Afandi (2003) Fabrikasi dan pencirian teknologi 0.13 um nMOS. Masters thesis, Universiti Kebangsaan Malaysia.

Preview

Text 24p AFANDI AHMAD.pdf Download (5MB) | Preview

Abstract

Objektif projek ini adalah melakukan rekabentuk dan simulasi sebuah transistor nMOS dengan saiz salur 0.13 11m. Dengan melaksanakan peraturan penskalaan, transistor nMOS 0.13 11m direkabentuk daripada resipi transistor CMOS 0.18 11m yang telah direkabentuk dan disimulasikan sebelum ini dengan menggunakan kaedah yang sarna. Perubahan dilakukan kepada beberapa parameter penting seperti saiz salur, ketebalan oksida get, implantasi ion bagi modifikasi voltan ambang bagi mencapai matlamat projek ini. Fabrikasi dan simulasi dilakukan menggunakan perisian Virtual Wafer Fabrication (VWF) keluaran Silvaco Inc. TCAD Tools. Terdapat dua alat bantu utama yang digunakan iaitu ATHENA dan ATLAS. ATHENA berfungsi untuk melakukan simulasi kepada proses fabrikasi peranti dan ATLAS adalah untuk simulasi pencirian elektrikal. Keputusan simulasi diberikan dalam paparan dua dimensi di dalam penyunting TONYPLOT. Daripada kajian yang dijalankan, nilai voltan ambang (VTH) untuk transistor nMOS iaitu 0.23503 V, kedalaman simpang (Aj) dengan nilai 0.198707 11m; dan nilai rintangan helaian polisilikon ialah 8.63937 ohmlsegi. Sebagai kesimpulannya, objektif projek telah berjaya dicapai. Penggunaan ATLAS dan ATHENA serta pemilihan faktor penskalaan (S) = 1.38 adalah relevan.

Item Type:	Thesis (Masters)
Subjects:	T Technology > TK Electrical engineering. Electronics Nuclear engineering T Technology > TK Electrical engineering. Electronics Nuclear engineering > TK7800-8360 Electronics
Depositing User:	Mrs. Sabarina Che Mat
Date Deposited:	29 Aug 2022 07:36
Last Modified:	29 Aug 2022 07:36
URI:	http://eprints.uthm.edu.my/id/eprint/7600

Actions (login required)

View Item